當前位置:首頁 > 原創 > 劉巖軒
[導讀]芯片設計實現人工智能的切入點是在RTL到GDS環節中使用機器學習來進行大量數據挖掘,實現最完美的PPA輸出。從複雜的人工傳統實現算法負擔中將設計者解放,把精力放在更加有思維價值實現的地方。

舊石器時代開始,人類學會了用火併掌握了石器的製作技巧。隨着後續人類對於工具的發展和對於能源使用的突破,人類文明得以開啓並壯大至今,工具的發展與我們整個文明的進程掛鈎。而今的工具變得品類繁多和細分,今天要講的是非常重要的芯片設計工具——EDA軟件,隨着人工智能和機器學習技術的發展,將會引來新的突破。這一切入點在於從RTL到GDS的全流程自動化,無須人工只通過機器學習來實現芯片的最佳PPA。
在近日Cadence召開的 Cerebrus™智能芯片設計工具發佈會上,Cadence公司數字與籤核事業部產品工程資深羣總監劉淼先生對於EDA工具的人工智能化發展以及第一款完全基於機器學習引擎的EDA工具Cerebrus™的細節進行了精彩的分享。

芯片設計自動化發展歷程——走向機器學習

EDA的全稱叫Electronic design automation,從名稱上就可以知道高度的自動化是其對於芯片設計的追求。據劉淼分享,60年代早期的芯片全部都需要人來手工畫,都是完全定製的,採用完全自定義佈局,這時只能做幾十個幾百個小的器件。後面等到芯片規模逐漸變大,一些常用的東西就被做成了標準單元庫,通過原理如網表來實現,到這時已經可以做到幾百個幾千個器件。後面隨着芯片複雜度的進一步提升,芯片上的功能要求 更多,性能要求更高,這時候 就出現了RTL綜合語言。一個8位加法器手動去寫,原理圖要做到800~1000個小的器件,但是如果用RTL綜合語言可能十幾行就寫完了,因此RTL綜合語言的出現是芯片設計上非常大的進步。RTL綜合之後EDA工具的下一個進步就是自動化佈局與佈線的出現。

從劉總的分享中我們不難發現,雖然芯片設計方法、EDA工具都在不斷地推陳出新,但由於芯片的複雜度作為驅動其發展先決因素,所以工具的發展並不可能領先於芯片設計,儘管過去的幾十年間芯片設計在自動化上取得了巨大進步,但芯片設計的過程仍然是高度手動化的,design-in之後的設計工作仍是趨於勞動密集型的。芯片的複雜化使得設計輸入之後的可調整項高度複雜,每一個輸入的調整又會進行產生更多可能。設計者需要不段地地來調整各種輸入,直到達到他們想要的PPA目標,但其實這個PPA目標中也能也已經在一些指標上做出了妥協。從RTL到GDS的這一過程,其實可以看作是一個簡單的類似於下國際象棋的宏放置問題,而這一過程,機器學習就可以發揮其巨大價值。

概率論式的增強型自學習實現完美芯片PPA

Cerebrus是Cadence的Intelligent System Design(智能系統設計)戰略下的一款全新工具,主要面向數字芯片設計,通過機器學習的方式來實現RTL-to-GDS全流程自動優化,實現最完美的PPA輸出。據劉淼介紹,Cerebrus的目標是實現生產效率曲線的一個優化,目前可以帶來大概有10倍生產力提升和20%性能提升。Cerebrus包含了從RTL綜合、到設計實現、到籤核三個主要過程中的三個不同的工具,分別是Genus、Innovus和Tempus,每一個環節都有多個設計步驟 ,加起來一共有十多步。從一個採用5nm工藝、性能為3.5GHz的芯片設計的實例來看,採用Cerebrus可以將數名設計工程師數月的手動開發流程縮減到一名工程師10天的工作量。而且參考下圖的數據,在性能、漏電功耗、總功耗和密度上均有顯著改善。

另一個例子是在自動佈線環節上,一個12nm工藝2GHz主頻的CPU,在採用了Innovus的自動佈局優化之後, 性能提升了200MHz,總失效時序改進了83%,漏電功耗降低了17%。

據劉淼分享,人工智能分為推理和訓練兩個流派,而Cerebrus採用的是概率論的方式,屬於增強型的自學習。因此在實際芯片設計的運行過程中,並不需要把所有的可能都跑一遍,而是每一步都可以通過概率論找到一個最優解,讓幾千上萬種可能實現快速地收斂,這樣才計算的過程中,可以節省計算資源,提高整體的流程效率。在EDA領域不少軟件都已經具備機器學習賦能,但Cadence在這一點上要領先於其他集運王app。另外,對於PPA的最優解的追求,Cerebrus也支持設計者的定製化的輸入。例如如果對於芯片性能有極致的要求,Cerebrus可以按照這個方向去做,然後得到更高性能表現的PPA結果。

###

目前Cerebrus已經獲得了合作伙伴實踐認可:瑞薩表示藉助Cerebrus工具將設計性能提高了10%以上;三星代工廠使用Cerebrus進行自動佈局規劃電源分配網絡選型,將最終設計時序提高50%以上。並且在一些最關鍵的模塊上,之前需要人工數月實現的操作,在Cerebrus加持下僅僅幾天 就可以將芯片功耗降低8%以上。劉淼表示,Cerebrus命名取自拉丁語的‘大腦’的意思,它是Cadence在EDA軟件人工智能化方向一個重要成果。通過對於工作人員繁瑣工作負擔的釋放,設計者可以專注於更有價值的更高層次的設計工作:“Cerebrus帶來芯片設計生產力的性能革命創新,用我們的工具解放人,讓人做更加有意義的事情。”
欲知詳情,請下載word文檔 下載文檔
換一批

延伸閲讀

[劉巖軒] 芯片設計進入機器學習時代,從RTL到GDS實現更完美的PPA表現

芯片設計進入機器學習時代,從RTL到GDS實現更完美的PPA表現

芯片設計實現人工智能的切入點是在RTL到GDS環節中使用機器學習來進行大量數據挖掘,實現最完美的PPA輸出。從複雜的人工傳統實現算法負擔中將設計者解放,把精力放在更加有思維價值實現的地方。

關鍵字: 機器學習 Cadence Cerebrus

[Cadence] Cadence發佈Helium Virtual和Hybrid Studio 平台,加速移動、汽車及超大規模系統開發

Helium Virtual和Hybrid Studio實現虛擬及混合平台下的高性能硅前軟件驗證,助力5G、移動、汽車、超大規模計算及其它市場

關鍵字: 5G 楷登電子 Cadence

[《物聯網技術》雜誌] 一種具有滯回功能的低成本低功耗過熱保護電路

摘要:給出了採用0.35gmBCD工藝設計具有熱滯回功能的過熱保護電路的具體方法,並利用CadenceSpectre仿真工具對電路進行了仿真。結果表明:在5V的工作電壓下,其過熱温度點為155。6負向温度為100°C,在...

關鍵字: 低功耗 過熱保護電路 熱滯回 Spectre Cadence

[Cadence] Cadence 推出全面的終端側 Tensilica AI 平台,加速智能系統級芯片開發

新的 Tensilica AI 引擎提高了性能,AI 加速器為消費、移動、汽車和工業 AI 系統級芯片設計提供了一站式解決方案內容提要

關鍵字: 芯片 楷登電子 Cadence

[ADI] 符合IEPE標準的CbM機器學習賦能平台

符合IEPE標準的CbM機器學習賦能平台

在工業應用中,基於振動檢測的機器狀態監控(CbM)越來越重要。公司尋求優化機械壽命和性能並降低擁有成本,同時有些企業試圖圍繞此類信息的提供開發新的業務模式。

關鍵字: Python ADI 機器學習

劉巖軒

220 篇文章

關注

發佈文章

技術子站

關閉